High Bandwidth Memory

High Bandwidth Memory

HBM
Tumpukan memori HBM di samping prosesor grafis AMD Fiji
Ikhtisar Arsitektur
Pengembang	JEDEC, SK Hynix, AMD, Samsung Electronics, Micron Technology
Dirilis	Oktober 2013 (HBM1)
Segmen pasar	GPU, HPC, Pusat data AI, Akselerator AI
Struktur Fisik
Konfigurasi die	4, 8, 12, atau 16 die memori DRAM bertumpuk di atas 1 die logika dasar
Interkoneksi vertikal	Through-silicon vias (TSV)
Antarmuka kemasan	Interposer silikon (2.5D) atau tumpukan langsung 3D
Lebar bus	1.024 bit per tumpukan (2.048 bit pada HBM4)
Kinerja & Sinyal
Generasi	HBM1, HBM2, HBM2E, HBM3, HBM3E, HBM4, HBM4E
Lebar pita maks.	Hingga 1,2–2,0+ TB/s per tumpukan (HBM3E / HBM4)
Pabrik semikonduktor	TSMC, Samsung Electronics, Intel

High Bandwidth Memory (disingkat HBM, secara harfiah: memori lebar pita tinggi) adalah antarmuka memori komputer berkecepatan tinggi berbasis tumpukan tiga dimensi (3D-stacked) SDRAM yang distandardisasi oleh JEDEC.^[1] HBM dirancang untuk memenuhi kebutuhan komputasi dengan lalu lintas data intensif, seperti pada unit pemroses grafis (GPU) kelas atas, akselerator AI, peralatan jaringan pusat data, serta sistem komputasi kinerja tinggi (HPC).

Cip memori HBM komersial pertama diproduksi oleh SK Hynix pada tahun 2013,^[2] dan peranti komersial pertama yang mengadopsinya adalah kartu grafis AMD Radeon R9 Fury X berbasis GPU Fiji pada tahun 2015.^[3] Pemasok utama HBM global saat ini didominasi oleh tiga produsen memori: SK Hynix, Samsung Electronics, dan Micron Technology, dengan die logika dasar yang banyak diproduksi oleh percetakan semikonduktor murni seperti TSMC.

Karakteristik dan arsitektur

Dibandingkan dengan standar memori konvensional seperti DDR4, DDR5, atau GDDR5, HBM mencapai lebar pita transfer data yang jauh lebih masif dengan konsumsi daya yang lebih efisien serta dimensi fisik yang jauh lebih ringkas.^[4]

Prinsip rancangan fisik HBM meliputi:

• Penumpukan Die 3D: Sejumlah die DRAM (4, 8, 12, hingga 16 lapis) ditumpuk secara vertikal di atas sebuah die logika dasar (*base logic die*).
• Through-Silicon Vias (TSV): Koneksi antarlapisan die silikon dihubungkan melintasi ribuan saluran tembus silikon vertikal mikro (TSV) dan sambungan tonjolan mikro (*microbumps*).
• Interposer Silikon (Kemasan 2.5D): Modul tumpukan HBM diletakkan berdampingan sangat dekat dengan prosesor utama (GPU/CPU) di atas lapisan perantara bernama interposer silikon. Penempatan terintegrasi ini memperpendek jejak jalur tembaga fisik sehingga latensi data berkurang drastis.
• Bus Data Sangat Lebar: HBM1 hingga HBM3E mengoperasikan bus data selebar 1.024 bit per tumpukan (dibagi menjadi 8 hingga 16 saluran independen). Pada spesifikasi HBM4, lebar bus digandakan menjadi 2.048 bit per tumpukan. Sebagai perbandingan, memori grafis GDDR umumnya hanya mengoperasikan bus data 32 bit per keping.

• 
  Die memori DRAM HBM
• 
  Die pengendali logika dasar HBM
• 
  Modul HBM berdampingan dengan prosesor GPU di atas interposer

Perkembangan generasi

HBM1

Standar HBM awal yang diratifikasi oleh JEDEC (JESD235) pada Oktober 2013. Menggunakan konfigurasi 4 die DRAM bertumpuk dengan lebar pita 128 GB/s per tumpukan, pertama kali digunakan pada lini kartu grafis AMD Radeon seri R9 Fury.

HBM2 dan HBM2E

Diratifikasi pada Januari 2016 (JESD235a). HBM2 menggandakan kecepatan transfer pin hingga 2,4 Gb/s dan mendukung tumpukan 8-Hi hingga kapasitas 8 GB per tumpukan. Digunakan secara luas pada akselerator Nvidia Tesla P100 dan V100. Revisi HBM2E (2019) meningkatkan kapasitas hingga 24 GB per modul dan lebar pita melampaui 460 GB/s.

HBM3 dan HBM3E

Diratifikasi oleh JEDEC pada Januari 2022. HBM3 memperbanyak saluran internal menjadi 16 saluran dan menaikkan lebar pita hingga 819 GB/s. Varian penyempurnaannya, HBM3E (2023–2024), diadopsi secara masif untuk akselerator kecerdasan buatan terdepan seperti Nvidia H200 dan jajaran arsitektur Nvidia Blackwell (B200), menawarkan lebar pita hingga 1,2 TB/s per tumpukan.

HBM4 dan SPHBM4

Spesifikasi resmi HBM4 diterbitkan JEDEC pada April 2025 (JESD270-4). Lompatan utama pada HBM4 adalah penggandaan lebar antarmuka bus menjadi 2.048 bit, memungkinkan pencapaian lebar pita data hingga 2,0 TB/s per tumpukan fisik.^[5] Pada Juli 2026, JEDEC juga menerbitkan standar kemasan alternatif berbiaya lebih terjangkau, SPHBM4 (*Standard Package HBM4*), yang menggunakan bus 512 bit pada substrat organik standar tanpa memerlukan interposer silikon mahal.^[6]

Perkembangan teknologi lanjutan

• HBM-PIM (Processing-in-Memory): Varian yang memadukan unit pemroses kecerdasan buatan skala kecil langsung di dalam setiap bank DRAM tumpukan untuk mempercepat pemrosesan data paralel tanpa membebani bus eksternal prosesor.^[7]
• cHBM (Custom HBM) dan zHBM: Pendekatan integrasi fleksibel di mana die logika dasar HBM dikustomisasi langsung oleh pemesan menggunakan litografi mutakhir, hingga penumpukan memori secara langsung di sumbu Z di atas die prosesor utama tanpa interposer samping.

Lihat pula

• DRAM
• Unit pemroses grafis
• Akselerator AI
• Pusat data AI
• Through-silicon via

Referensi

Pranala luar

Media terkait High Bandwidth Memory di Wikimedia Commons

• Spesifikasi Resmi HBM di JEDEC