LPDDR

Jenis memori komputer dan penyimpanan data
Umum Sel memori Koherensi memori Koherensi cache Hierarki memori Pola akses memori Peta memori Penyimpanan sekunder Memori MOS gerbang melayang Ketersediaan berlanjut Kepadatan area (penyimpanan komputer) Blok (penyimpanan data) Penyimpanan objek Penyimpanan langsung terlampir Penyimpanan jaringan terlampir Jaringan area penyimpanan Penyimpanan level blok Penyimpanan instansi tunggal Data Data terstruktur Data tidak terstruktur Mahadata Metadata Kompresi data Korupsi data Pembersihan data Degradasi data Integritas data Keamanan data Validasi data Validasi dan rekonsiliasi data Pemulihan data Penyimpananq Klaster data Direktori Sumber daya bersama Berbagi berkas Sistem berkas Sistem berkas terklaster Sistem berkas terdistribusi Sistem berkas terdistribusi untuk awan Repositori data terdistribusi Database terdistribusi Database Bank data Penyimpanan data Repositori data Deduplikasi data Struktur data Redundansi data Replikasi (komputasi) Pemuatan kembali memori Rekaman penyimpanan Repositori informasi Basis pengetahuan Berkas komputer Berkas objek Penghapusan berkas Penyalinan berkas Backup Timbunan inti Timbunan heks Transmisi data Transfer informasi Berkas sementara Proteksi penyalinan Manajemen hak cipta Volume (komputasi) Sektor boot Master boot record Volume boot record Susunan disk Disk image Pencerminan diska Agregasi disk Partisi disk Segmentasi memori Lokalitas referensi Disk logika Virtualisasi penyimpanan Memori virtual Berkas terpeta memori Entropi perangkat lunak Pembusukan perangkat lunak Database dalam memori Pemrosesan dalam memori Persistensi (ilmu komputer) Strkutur data persisten RAID Arsitektur disk non-RAID Paging memori Penggantian bank Komputasi grid Komputasi awan Penyimpanan awan Komputasi kabut Komputasi tepi Komputasi embun Hukum Amdahl Hukum Moore Hukum Kryder
Volatil
RAM Cache perangkat keras Tembolok CPU Memori scratchpad DRAM eDRAM SDRAM SGRAM LPDDR QDRSRAM EDO DRAM XDR DRAM RDRAM SDRAM DDR GDDR HBM SRAM 1T-SRAM ReRAM QRAM Memori bisa alamat konten (CAM) VRAM RAM port ganda Video RAM (DRAM port ganda)
Memori dahulu Tabung Williams–Kilburn (1946–1947) Memori garis tunda (1947) Memori optik Mellon (1951) Tabung Selectron (1952) Dekatron T-RAM (2009) Z-RAM (2002–2010)
Non-volatil
ROM MROM PROM EPROM EEPROM Katrid ROM Penyimpanan solid-state (SSS) Memori flash digunakan dalam: Solid-state drive (SSD) Solid-state hybrid drive (SSHD) USB flash drive IBM FlashSystem Flash Core Module Kartu memori Memory Stick CompactFlash PC Card MultiMediaCard Kartu SD Kartu SIM SmartMedia Universal Flash Storage SxS MicroP2 Kartu XQD Sel metalissasi bisa diprogram
NVRAM Memistor Memristor PCM (3D XPoint) MRAM RAM elektrokimia (ECRAM) Nano-RAM CBRAM
Jenis awal NVRAM FeRAM ReRAM Memori FeFET
Perekaman analog Silinder fonograf Piringan hitam Pita video quadruplex Vision Electronic Recording Apparatus Perekaman magnetik Penyimpanan magnetik Pita magnetik Penyimpanan data pita magnetik Tape drive Perpustakaan pita Digital Data Storage (DDS) Pita video Kaset video Pita kaset Linear Tape-Open (LTO) Betamax Format video 8 mm DV MiniDV MicroMV U-matic VHS S-VHS VHS-C D-VHS Hard disk drive
Optik Penyimpanan data optik 3D Cakram optik LaserDisc Compact Disc Digital Audio (CDDA) CD CD Video CD-R CD-RW Video CD Super Video CD Mini CD Cakram optik Nintendo CD-ROM Hyper CD-ROM DVD DVD+R DVD-Video Kartu DVD DVD-RAM MiniDVD HD DVD Blu-ray Ultra HD Blu-ray Holographic Versatile Disc WORM
Dalam pengembangan CBRAM Memori racetrack NRAM Memori millipede ECRAM Media berpola Penyimpanan data berholografi Holografi quantum elektronik Penyimpanan optik 5D Penyimpanan data digital DNA Memori universal Kristal waktu Memori kuantum
Memori kuno Penyimpanan data kertas (1725) Kartu tebuk (1725) Punched tape (1725) Panel pengelolaan Memori garis tunda Memori drum (1932) Memori inti magnetik (1949) Memori kabel diplat (1957) Memori tali inti (1960s) Memori permukaan tipis (1962) Kemasan disk (1962) Memori pemutar (~1968) Memori gelembung (~1970) Disket (1971)
l b s

Low-Power Double Data Rate (LPDDR) adalah jenis memori akses acak dinamis sinkron (SDRAM) yang dirancang untuk mengonsumsi daya lebih rendah dibandingkan memori konvensional. Memori ini umum digunakan pada ponsel cerdas, komputer tablet, dan laptop, di mana efisiensi konsumsi daya sangat penting untuk menghemat daya tahan baterai. Karena alasan tersebut, versi-versi awal teknologi ini juga dikenal sebagai Mobile DDR.

LPDDR berbeda dari DDR SDRAM standar baik dalam aspek rancangan maupun fitur, dengan modifikasi yang disesuaikan untuk perangkat bergerak (mobile). Berbeda dengan DDR standar yang umumnya dipasang pada modul lepas-pasang (seperti DIMM), LPDDR biasanya dipatri langsung ke papan induk perangkat guna menghemat ruang fisik dan meningkatkan efisiensi daya. Meskipun penamaan generasinya menyerupai memori DDR biasa (seperti LPDDR4 dan DDR4), keduanya mengikuti standar pengembangan yang terpisah, dan nomor versinya tidak menandakan bahwa keduanya berbagi arsitektur teknologi yang identik.^[1] Standar LPDDR dikembangkan dan dikelola oleh asosiasi teknologi JEDEC.

Lebar bus

Berbeda dengan SDRAM standar yang digunakan pada perangkat stasioner serta laptop (yang biasanya terhubung melalui bus memori selebar 64 bit), LPDDR juga mendukung kanal memori selebar 16 atau 32 bit.^[2]

Varian dengan akhiran huruf "E" (Enhanced) dan "X" (eXtended) menandakan versi penyempurnaan spesifikasi. Varian ini umumnya meresmikan peningkatan frekuensi (overclocking) larik memori sekitar 33%.

Sebagaimana halnya pada SDRAM standar, sebagian besar generasi menggandakan ukuran fetch internal dan laju transfer eksternal, dengan pengecualian pada DDR4 dan LPDDR5.

Generasi

Perbandingan generasi LPDDR SDRAM

Generasi	Tahun rilis	Keping			Bus			Tegangan (V)
		Laju detak (MHz)	Waktu siklus (ns)	Prefetch	Laju detak (MHz)	Laju transfer (MT/s)	Lebar pita (MB/s)
1	2006	200		2n	200	400	1 600	1,8
1E		266			266	533	2 132
2	2009	200		4n	400	800	3 200	1,2 1,8
2E		266			533	1 067	4 268
3	2012	200		8n	800	1 600	4 800	1,2 1,8
3E		266			1 067	2 133	8 532
4	2014	200		16n	1 600	3 200	12 800	1,1 1,8
4X	2017	266			2 133	4 267	17 068	0,6 1,1 1,8
5	2019	400			3 200	6 400	25 600	0,5 1,05 1,8
5X	2021	666			5 333	10 667	42 668
6	2025	900			7 200	14 400	57 600	0,5 1,0 1,8

LPDDR(1)

Low-power DDR generasi pertama (kadang-kadang disebut secara retroaktif sebagai LPDDR1) dirilis pada tahun 2006 dan merupakan bentuk modifikasi dari DDR SDRAM, dengan sejumlah penyesuaian untuk menekan konsumsi daya secara menyeluruh.

Perubahan paling signifikan adalah penurunan tegangan operasional dari 2,5 menjadi 1,8 V. Penghematan daya tambahan diperoleh melalui teknik temperature-compensated refresh (DRAM membutuhkan penyegaran lebih jarang pada suhu rendah), penyegaran mandiri larik parsial (partial array self refresh), serta mode deep power down yang mengorbankan seluruh isi memori. Selain itu, ukuran fisik keping memori dibuat lebih ringkas sehingga memakan lebih sedikit ruang papan sirkuit dibandingkan memori non-bergerak. Samsung dan Micron merupakan dua pemasok utama teknologi ini, yang digunakan pada perangkat tablet dan telepon pintar seperti iPhone 3GS, iPad generasi pertama, Samsung Galaxy Tab 7.0, dan Motorola Droid X.^[3]

LPDDR2

Pada tahun 2009, kelompok standardisasi JEDEC menerbitkan JESD209-2 yang mendefinisikan antarmuka low-power DDR dengan revisi yang lebih menyeluruh.^[4][5] Standar ini tidak kompatibel dengan DDR1 maupun DDR2 SDRAM, tetapi dapat mengakomodasi salah satu dari tipe berikut:

• LPDDR2-S2: memori prefetch 2n (seperti DDR1),
• LPDDR2-S4: memori prefetch 4n (seperti DDR2), atau
• LPDDR2-N: memori non-volatil (Flash NAND).

Kondisi daya rendahnya serupa dengan LPDDR dasar, dengan tambahan opsi penyegaran larik parsial (partial array refresh).

Parameter pewaktuan ditentukan untuk rentang LPDDR-200 hingga LPDDR-1066 (frekuensi detak 100 hingga 533 MHz).

Bekerja pada tegangan 1,2 V, LPDDR2 memultipleks jalur kontrol dan alamat ke bus CA (Command/Address) 10-bit double data rate. Perintah-perintahnya serupa dengan perintah pada SDRAM biasa, kecuali pada penetapan ulang kode operasi precharge dan burst terminate:

Pengodean perintah LPDDR2/LPDDR3^[4]

Operasi		↗ Detak naik ↗										↘ Detak turun ↘
		CA0 (RAS)	CA1 (CAS)	CA2 (WE)	CA3	CA4	CA5	CA6	CA7	CA8	CA9	CA0 (RAS)	CA1 (CAS)	CA2 (WE)	CA3	CA4	CA5	CA6	CA7	CA8	CA9
Tanpa operasi (NOP)		H	H	H	—
Praisi (precharge) semua bank		H	H	L	H	H	—
Praisi satu bank		H	H	L	H	L	—		BA0	BA1	BA2	—
Praaktif (preactive, hanya LPDDR2-N)		H	H	L	H	A30	A31	A32	BA0	BA1	BA2	A20	A21	A22	A23	A24	A25	A26	A27	A28	A29
Hentikan rentetan (burst terminate)		H	H	L	L	—
Baca (AP=praisi otomatis)		H	L	H	dipesan		C1	C2	BA0	BA1	BA2	AP	C3	C4	C5	C6	C7	C8	C9	C10	C11
Tulis (AP=praisi otomatis)		H	L	L	dipesan		C1	C2	BA0	BA1	BA2	AP	C3	C4	C5	C6	C7	C8	C9	C10	C11
Aktifkan (R0–14=Alamat baris)		L	H	R8	R9	R10	R11	R12	BA0	BA1	BA2	R0	R1	R2	R3	R4	R5	R6	R7	R13	R14
Aktifkan (hanya LPDDR2-N)		L	H	A15	A16	A17	A18	A19	BA0	BA1	BA2	A5	A6	A7	A8	A9	A10	A11	A12	A13	A14
Segarkan semua bank (hanya LPDDR2-Sx)		L	L	H	H	—
Segarkan satu bank (round-robin)		L	L	H	L	—
Baca register mode (MA0–7=alamat)		L	L	L	H	MA0	MA1	MA2	MA3	MA4	MA5	MA6	MA7	—
Tulis register mode (OP0–7=data)		L	L	L	L	MA0	MA1	MA2	MA3	MA4	MA5	MA6	MA7	OP0	OP1	OP2	OP3	OP4	OP5	OP6	OP7

Bit alamat kolom C0 tidak pernah ditransfer dan diasumsikan bernilai nol. Oleh karena itu, transfer rentetan (burst transfers) selalu dimulai pada alamat genap.

LPDDR2 juga memiliki sinyal chip select aktif-rendah (ketika bernilai tinggi/high, semua operasi diabaikan/NOP) dan sinyal pengaktif detak (CKE) yang beroperasi seperti SDRAM biasa. Serupa dengan SDRAM, perintah yang dikirim pada siklus ketika CKE pertama kali diturunkan akan menentukan status penghematan daya (power-down state):

• Jika keping sedang aktif, keping akan ditahan pada status terakhirnya.
• Jika perintahnya adalah NOP (CS rendah atau CA0–2 = HHH), keping berada dalam status siaga (idle).
• Jika perintahnya adalah penyegaran (CA0–2 = LLH), keping memasuki status penyegaran mandiri (self-refresh).
• Jika perintahnya adalah penghentian rentetan (CA0–2 = HHL), keping memasuki status deep power-down. (Diperlukan urutan inisialisasi reset penuh saat keluar dari status ini.)

Register mode diperluas secara signifikan dibanding SDRAM konvensional, dengan ruang alamat 8 bit serta kemampuan untuk dibaca kembali. Meskipun lebih kecil daripada EEPROM serial presence detect, informasi yang disertakan sudah mencukupi sehingga tidak memerlukan keping deteksi terpisah.

Perangkat S2 yang berkapasitas di bawah 4 Gbit dan perangkat S4 di bawah 1 Gbit hanya memiliki empat bank. Perangkat tersebut mengabaikan sinyal BA2 dan tidak mendukung penyegaran per bank.

Perangkat memori non-volatil tidak menggunakan perintah penyegaran (refresh), melainkan menetapkan ulang perintah praisi untuk mentransfer bit alamat A20 ke atas. Bit berorde rendah (A19 ke bawah) dikirimkan melalui perintah Aktifkan berikutnya. Proses ini memindahkan baris terpilih dari larik memori ke salah satu dari 4 atau 8 penyangga data baris (row data buffer yang dipilih oleh bit BA), tempat data kemudian dapat dibaca menggunakan perintah Baca. Berbeda dengan DRAM, bit alamat bank bukan bagian dari alamat memori; alamat mana pun dapat ditransfer ke penyangga data baris mana pun. Panjang penyangga data baris berkisar antara 32 hingga 4.096 bita, tergantung jenis memorinya. Baris yang lebih besar dari 32 bita mengabaikan sebagian bit alamat orde rendah pada perintah Aktifkan, sedangkan baris yang lebih kecil dari 4.096 bita mengabaikan sebagian bit alamat orde tinggi pada perintah Baca.

Memori non-volatil tidak mendukung perintah Tulis langsung ke penyangga data baris. Sebagai gantinya, serangkaian register kontrol pada area alamat khusus mendukung perintah Baca dan Tulis yang digunakan untuk menghapus dan memprogram larik memori.

LPDDR3

Pada Mei 2012, JEDEC mempublikasikan standar JESD209-3 Low Power Memory Device Standard.^[6][7][8] Dibandingkan dengan LPDDR2, LPDDR3 menawarkan laju data yang lebih tinggi, lebar pita dan efisiensi daya yang lebih besar, serta densitas memori yang lebih padat. LPDDR3 mencapai laju data 1.600 MT/s dan menerapkan teknologi baru yang penting: write-leveling dan pelatihan perintah/alamat (command/address training),^[9] on-die termination (ODT) opsional, serta kapasitansi I/O rendah. LPDDR3 mendukung kemasan bertumpuk package-on-package (PoP) maupun kemasan diskret.

Pengodean perintahnya identik dengan LPDDR2, menggunakan bus CA double data rate 10-bit.^[7] Namun, standarnya hanya menetapkan DRAM prefetch 8n dan meniadakan perintah-perintah memori kilat (flash).

Produk yang menggunakan LPDDR3 antara lain MacBook Air 2013, iPhone 5S, iPhone 6, Nexus 10, Samsung Galaxy S4 (GT-I9500), serta Microsoft Surface Pro 3 dan 4.^[10] LPDDR3 mulai digunakan luas pada tahun 2013, beroperasi pada 800 MHz DDR (1.600 MT/s), menghantarkan lebar pita yang sebanding dengan memori notebook PC3-12800 SODIMM tahun 2011 (lebar pita 12,8 GB/s).^[11] Untuk memperoleh lebar pita penuh ini, pengontrol memori harus menerapkan konfigurasi kanal ganda (dual-channel), seperti pada Exynos 5 Dual^[12] dan 5 Octa.^[13]

LPDDR3E

Versi peningkatan yang disebut LPDDR3E menaikkan laju data menjadi 2.133 MT/s. Samsung Electronics memperkenalkan modul LPDDR3 kelas 20 nm berkapasitas 4 gigabit pertama yang mampu mentransmisikan data hingga 2.133 MT/s, lebih dari dua kali lipat kinerja LPDDR2 lawas yang hanya mencapai 800 MT/s.^[14] Berbagai SoC dari beragam pabrikan juga mendukung RAM LPDDR3 800 MHz secara bawaan, seperti Snapdragon 600 dan 800 dari Qualcomm,^[15] serta sejumlah SoC dari lini Exynos dan Allwinner.

LPDDR4

Pada 14 Maret 2012, JEDEC menyelenggarakan konferensi untuk mengeksplorasi kebutuhan perangkat bergerak masa depan yang akan melahirkan standar LPDDR4.^[16] Pada 30 Desember 2013, Samsung mengumumkan bahwa mereka telah mengembangkan keping LPDDR4 kelas 20 nm berkapasitas 8 gigabit (1 GB) pertama yang mampu mentransmisikan data pada 3.200 MT/s, memberikan performa 50 persen lebih tinggi daripada LPDDR3 tercepat sekaligus mengonsumsi daya sekitar 40 persen lebih hemat pada tegangan 1,1 volt.^[17][18]

Pada 25 Agustus 2014, JEDEC resmi merilis dokumen spesifikasi JESD209-4 LPDDR4 Low Power Memory Device Standard.^[19][20]

Perubahan mendasar mencakup:

• Penggandaan kecepatan antarmuka disertai penyesuaian kelistrikan, termasuk peralihan standar I/O ke low-voltage swing-terminated logic (LVSTL).
• Penggandaan ukuran prefetch internal dan ukuran transfer minimum.
• Peralihan dari bus perintah/alamat DDR 10-bit ke bus SDR 6-bit.
• Perubahan dari satu bus tunggal selebar 32 bit menjadi dua bus independen selebar 16 bit.
• Penyegaran mandiri (self-refresh) diaktifkan lewat instruksi khusus alih-alih dikendalikan oleh pin CKE.

Standar ini menetapkan kemasan SDRAM yang memuat dua kanal akses 16-bit independen, yang masing-masing terhubung hingga ke dua die per kemasan. Setiap kanal memiliki lebar data 16 bit, memiliki pin kendali/alamat mandiri, dan memungkinkan akses ke 8 bank DRAM. Dengan demikian, kemasan dapat dihubungkan dalam tiga metode:

• Jalur data dan kontrol terhubung paralel ke bus data 16 bit, dengan pemilih keping (chip select) yang terhubung independen per kanal.
• Menghubungkan ke dua paruh bus data 32 bit, dengan jalur kontrol terpasang secara paralel (termasuk chip select).
• Menghubungkan ke dua bus data 16-bit terpisah.

Setiap die menyediakan kapasitas 4, 6, 8, 12, atau 16 gigabit memori, dibagi rata ke tiap kanal. Oleh karena itu, setiap bank mewakili seperenam belas ukuran keping perangkat. Struktur ini disusun dalam jumlah baris 16.384-bit (2.048 bita) yang sesuai (16 K hingga 64 K).

Kemasan yang lebih besar menyediakan konfigurasi lebar ganda (empat kanal) dan hingga empat die per pasangan kanal (total 8 die per kemasan).

Data diakses dalam rentetan 16 atau 32 transfer (256 atau 512 bit, setara 32 atau 64 bita, membutuhkan 8 atau 16 siklus DDR). Rentetan transfer wajib dimulai pada batas kelipatan 64-bit.

Karena frekuensi detak lebih tinggi dan panjang rentetan minimum lebih panjang, sinyal kendali dapat dimultipleks lebih padat tanpa menyebabkan leher botol (bottleneck). LPDDR4 memultipleks jalur kontrol dan alamat pada bus CA SDR 6-bit. Setiap perintah memerlukan 2 siklus detak, dan operasi yang memuat alamat (seperti aktivasi baris atau baca/tulis kolom) membutuhkan dua perintah. Contohnya, instruksi pembacaan dari keping dalam kondisi siaga memerlukan empat perintah yang memakan 8 siklus detak: Activate-1, Activate-2, Read, dan CAS-2.

Pin chip select (CS) berkarakteristik aktif-tinggi (active-high). Siklus pertama dari suatu perintah ditandai oleh sinyal CS yang bernilai tinggi (high), lalu berubah menjadi rendah (low) pada siklus kedua.

Pengodean perintah LPDDR4^[20]: 151

Siklus pertama (CS tinggi)							Siklus kedua (CS rendah)							Operasi
CA5	CA4	CA3	CA2	CA1	CA0		CA5	CA4	CA3	CA2	CA1	CA0
L	L	L	L	L	L		—							Tanpa operasi (NOP)
H	L	L	L	L	L		0	OP4	OP3	OP2	OP1	1		Perintah multiguna
AB	H	L	L	L	L		—			BA2	BA1	BA0		Praisi (AB: semua bank)
AB	L	H	L	L	L		—			BA2	BA1	BA0		Segarkan (AB: semua bank)
—	H	H	L	L	L		—							Masuk penyegaran mandiri (self-refresh)
BL	L	L	H	L	L		AP	C9	—	BA2	BA1	BA0		Tulis-1 (+CAS-2)
—	H	L	H	L	L		—							Keluar penyegaran mandiri
0	L	H	H	L	L		AP	C9	—	BA2	BA1	BA0		Tulis tertopeng-1 (+CAS-2)
—	H	H	H	L	L		—							Dipesan
BL	L	L	L	H	L		AP	C9	—	BA2	BA1	BA0		Baca-1 (+CAS-2)
C8	H	L	L	H	L		C7	C6	C5	C4	C3	C2		CAS-2
—		H	L	H	L		—							Dipesan
OP7	L	L	H	H	L		MA5	MA4	MA3	MA2	MA1	MA0		Tulis register mode-1 dan -2 MA: alamat, OP: data
OP6	H	L	H	H	L		OP5	OP4	OP3	OP2	OP1	OP0
—	L	H	H	H	L		MA5	MA4	MA3	MA2	MA1	MA0		Baca register mode (+CAS-2)
—	H	H	H	H	L		—							Dipesan
R15	R14	R13	R12	L	H		R11	R10	R16	BA2	BA1	BA0		Aktifkan-1 dan -2
R9	R8	R7	R6	H	H		R5	R4	R3	R2	R1	R0

Perintah CAS-2 dipakai sebagai paruh kedua untuk semua instruksi transfer data, yang memasok bit alamat kolom berorde rendah:

• Operasi pembacaan wajib berawal pada alamat kolom kelipatan 4; tidak ada mekanisme pengiriman bit alamat C0 atau C1 bukan-nol.
• Operasi penulisan wajib berawal pada kelipatan 16; bit C2 dan C3 harus bernilai nol untuk perintah tulis.
• Pembacaan register mode dan beberapa perintah multiguna juga wajib diikuti instruksi CAS-2, namun seluruh bit kolom harus bernilai nol (low).

Panjang rentetan (burst length) dapat diatur ke 16, 32, atau dipilih dinamis lewat bit BL pada instruksi baca/tulis.

Satu sinyal DMI (data mask/invert) dipasangkan untuk setiap 8 jalur data guna meminimalkan lonjakan bit aktif selama transmisi data. Apabila sebuah bita memuat lima bit '1' atau lebih, sinyal DMI dapat dinaikkan ke tingkat high, membalikkan logika 8 bit tersebut sehingga konsumsi daya terminasi berkurang drastis.

LPDDR4 juga mengintegrasikan pencegahan galat kerentanan hardware "row hammer" melalui targeted row refresh. Rangkaian khusus tiga siklus aktivasi/praisi akan menyegarkan baris fisik yang berdekatan secara otomatis saat ambang batas aktivasi (200.000–700.000 siklus) tercapai.^{[21][20]: 153–54}

LPDDR4X

Samsung Semiconductor mengusulkan varian peningkatan LPDDR4 bernama LPDDR4X.^[22]: 11 Karakteristiknya identik dengan LPDDR4, tetapi memangkas tegangan I/O (Vddq) dari 1,1 V menjadi 0,6 V untuk efisiensi daya tambahan. SK Hynix mengumumkan paket LPDDR4X 8 dan 16 GB pada Januari 2017,^[23] dan standar resminya diterbitkan JEDEC pada 8 Maret 2017.^[24] Perbaikan lainnya mencakup opsi cetakan die kanal tunggal untuk perangkat ringkas, opsi kemasan baru untuk aplikasi IoT, serta profil kecepatan tinggi hingga 4.266 MT/s.

LPDDR5

Pada 19 Februari 2019, JEDEC mempublikasikan standar JESD209-5 untuk Low Power Double Data Rate 5 (LPDDR5).^[25]

Perubahan utama pada LPDDR5 meliputi:^[26]

• Peningkatan laju transfer data hingga 6.400 Mbit/s per pin.
• Penggunaan clock diferensial (3.200 MHz, DDR).
• Prefetch tetap berukuran 16n (tidak digandakan).
• Jumlah bank bertambah menjadi 16 bank yang dibagi ke dalam empat grup bank layaknya DDR4.
• Optimalisasi penghematan daya:^[25]
  • Instruksi Data-Copy dan Write-X (penulisan bit homogen semua-nol atau semua-satu tanpa transmisi data berulang).
  • Penskalaan frekuensi dan voltase dinamis (Dynamic voltage and frequency scaling).
• Arsitektur clocking baru: perintah menggunakan detak utama (master clock / CK) berkecepatan seperempat, sedangkan transfer data memanfaatkan sinyal Write Clock (WCK) dan Read Strobe (RDQS) berkecepatan penuh yang hanya aktif saat diperlukan.^[25]
• Penghapusan pin Clock Enable (CKE); status hemat daya diatur melalui instruksi khusus lewat bus CA.

Prosesor yang mendukung LPDDR5 meliputi AMD Van Gogh, Intel Tiger Lake, Apple silicon (A16, A17 Pro, M1, M2, dan M3), Kirin 9000, dan Snapdragon 888.

Pengodean perintah LPDDR5^[27][28]

↗ Detak naik ↗								↘ Detak turun ↘								Operasi
CA6	CA5	CA4	CA3	CA2	CA1	CA0		CA6	CA5	CA4	CA3	CA2	CA1	CA0
L	L	L	L	L	L	L		—								Tanpa operasi (NOP)
H	L	L	L	L	L	L		—								Masuk mode henti daya (power-down)
L	H	L	L	L	L	L		— L —								Baca FIFO
H	H	L	L	L	L	L		— L —								Tulis FIFO
L	L	H	L	L	L	L		—								Dipesan
H	L	H	L	L	L	L		— L —								Kalibrasi baca DQ
OP7	H	H	L	L	L	L		OP6	OP5	OP4	OP3	OP2	OP1	OP0		Perintah multiguna
OP7	L	L	H	L	L	L		OP6	OP5	OP4	OP3	OP2	OP1	OP0		Tulis register mode 2
L	H	L	H	L	L	L		—								Keluar penyegaran mandiri
H	H	L	H	L	L	L		PD	DSE	—						Masuk penyegaran mandiri
L	L	H	H	L	L	L		MA6	MA5	MA4	MA3	MA2	MA1	MA0		Baca register mode
H	L	H	H	L	L	L		MA6	MA5	MA4	MA3	MA2	MA1	MA0		Tulis register mode 1
L	H	H	H	L	L	L		AB	SB1	SB0	RFM	BG0	BA1	BA0		Segarkan
H	H	H	H	L	L	L		AB	—		BG1	BG0	BA1	BA0		Praisi
C5	C4	C3	L	H	L	L		AP	C2	C1	BG1	BG0	BA1	BA0		Tulis 32
WS_ FS	WS_ RD	WS_ WR	H	H	L	L		WXSB /B3	WXSA	WRX	DC3	DC2	DC1	DC0		Pemilih alamat kolom (column address select)
C5	C4	C3	C0	L	H	L		AP	C2	C1	BG1	BG0	BA1	BA0		Tulis tertopeng
C5	C4	C3	C0	H	H	L		AP	C2	C1	BG1	BG0	BA1	BA0		Tulis
C5	C4	C3	C0	L	L	H		AP	C2	C1	BG1	BG0	BA1	BA0		Baca
C5	C4	C3	C0	H	L	H		AP	C2	C1	BG1	BG0	BA1	BA0		Baca 32
R10	R9	R8	R7	L	H	H		R6	R5	R4	R3	R2	R1	R0		Aktifkan 2
R17	R16	R15	R14	H	H	H		R13	R12	R11	BG1	BG0	BA1	BA0		Aktifkan 1

LPDDR5X

Pada 28 Juli 2021, JEDEC merilis pembaruan LPDDR5X dengan peningkatan:^[29]

• Kecepatan data diperluas hingga 8.533 Mbit/s.
• Peningkatan integritas sinyal dengan penyeimbangan transmisi/penerimaan (TX/RX equalization).
• Keandalan ditingkatkan via fitur Adaptive Refresh Management.

Samsung memperkenalkan modul LPDDR5X 16-gigabit berbasis proses fabrikasi 14 nm pada November 2021 dengan efisiensi daya 20% lebih baik dibandingkan generasi sebelumnya.^[30]

Pada 25 Januari 2023, SK Hynix mengumumkan modul "Low Power Double Data Rate 5 Turbo" (LPDDR5T) dengan laju 9,6 Gbit/s.^[31] Memori ini kemudian diadopsi ke dalam revisi standar JEDEC sebagai profil LPDDR5X-9600.

Pada April 2024, Samsung mengumumkan LPDDR5X-10700 berbasis proses 12 nm yang mampu mencapai kecepatan hingga 10,7 Gbit/s untuk mendukung akselerasi kecerdasan buatan (AI) pada perangkat bergerak.^[32]

LPDDR6

Pada 9 Juli 2025, JEDEC merilis dokumen standar JESD209-6 untuk LPDDR6^[33] dengan perubahan utama:

• Perluasan kecepatan transfer antara 10,6 hingga 14,4 Gbit/s per pin.
• Bus perintah/alamat (CA) dipersempit menjadi 4 bit.
• Lebar bus data 12 bit per kanal.
• Rentetan 24 transfer × 12 pin = 288 bit (256 bit data + 16 bit tag/ECC internal + 16 bit pembalik bus data/link ECC).
• Dukungan modul CAMM2.^[34]

Referensi

Pranala luar

• Laman resmi LPDDR Micron
• Laman resmi LPDDR Samsung