DDR6 SDRAM

DDR6 SDRAM (singkatan dari bahasa Inggris: Double Data Rate 6 Synchronous Dynamic Random-Access Memory) adalah standar antarmuka sirkuit terpadu memori akses acak dinamis sinkron generasi keenam yang sedang dikembangkan oleh konsorsium JEDEC.^[1] DDR6 dirancang sebagai penerus dari DDR5 SDRAM, dengan target komersialisasi pada rentang tahun 2027 hingga 2029 guna memenuhi kebutuhan komputasi performa tinggi (HPC), pemrosesan inferensi kecerdasan buatan di tingkat klien (on-device AI), dan sentra data masa depan.^[2]

Standar DDR6 diproyeksikan menghadirkan laju transfer data mulai dari 8.800 MT/s hingga 17.600 MT/s pada spesifikasi awal JEDEC, serta berpotensi menembus 21.000 MT/s melalui profil akselerasi frekuensi lanjutan, menghasilkan lebar pita puncak teoritis hingga mencapai 134,4 GB/s pada modul tunggal.^[3]

Latar belakang dan pengembangan

Menjelang pertengahan dekade 2020-an, lompatan kebutuhan komputasi kecerdasan buatan generatif menuntut pasokan lebar pita memori yang jauh lebih tinggi daripada batasan fisik bus paralel DDR5 konvensional. Produsen semikonduktor memori terkemuka seperti Samsung Electronics, SK Hynix, dan Micron Technology mulai memamerkan peta jalan pengembangan silikon menuju DDR6 sejak 2024–2025.^[4]

Di tingkat industri nasional dan regional, transisi menuju generasi memori pasca-DDR5 menjadi sorotan media teknologi dalam menyoroti tantangan integritas sinyal dan kesiapan infrastruktur papan induk generasi masa depan.^[5]

Karakteristik dan inovasi arsitektur

DDR6 membawa perubahan fundamental pada topologi bus data, teknik pensinyalan elektrik, serta integrasi fisik kemasan modul:

Arsitektur empat subkanal (Quad-subchannel)

Jika DDR4 mengandalkan satu kanal 64-bit tunggal dan DDR5 membaginya menjadi dua subkanal 32-bit, DDR6 berevolusi lebih lanjut dengan membagi bus modul menjadi empat subkanal mandiri berukuran 24-bit:^[6]

• Setiap subkanal mengalokasikan 16 jalur bit data murni dan 8 jalur bit khusus untuk kode koreksi kesalahan (Error-Correcting Code/ECC) serta metadata perlindungan integritas sinyal.
• Pembagian menjadi empat subkanal independen ini secara signifikan mengurangi perebutan antrean bus instruksi, memperpendek latensi akses data acak, dan mempermudah perutean jalur sinyal berkecepatan puluhan gigahertz pada papan sirkuit cetak.

Skema pensinyalan: NRZ dan evaluasi PAM4

Untuk mentransmisikan data pada frekuensi di atas 10 GHz tanpa distorsi sinyal yang parah, komite JEDEC mengevaluasi penggunaan modulasi pensinyalan tingkat lanjut:

• NRZ (Non-Return-to-Zero): Tetap dipertahankan untuk target kecepatan awal (8.800–12.800 MT/s) dengan penyempurnaan sirkuit penyamaan umpan balik keputusan (Decision Feedback Equalization/DFE) adaptif bertingkat ganda.
• PAM4 (Pulse-Amplitude Modulation 4-Level): Skema modulasi empat level tegangan yang mentransmisikan dua bit data dalam satu pulsa siklus gelombang. Pendekatan ini (yang sebelumnya diadopsi pada standar PCI Express 6.0 dan GDDR7) memungkinkan penggandaan laju transmisi tanpa harus menaikkan frekuensi bus frekuensi radio sirkuit secara ekstrem.^[7]

Faktor bentuk CAMM2 dan batas fisik DIMM konvensional

Konektor slot DIMM tegak klasik dengan pin tusuk (through-hole) dinilai mencapai batas fisik integritas sinyal pada frekuensi belasan gigatransfer per detik akibat efek pantulan impedansi dari sisa kaki konektor (stub capacitance). Oleh karena itu, DDR6 dirancang untuk mengadopsi modul kompresi datar:

• CAMM2 (Compression Attached Memory Module 2): Modul horizontal yang menempel rata pada permukaan papan induk menggunakan kontak larik kisi tanah (LGA). Format ini memotong panjang jalur tembaga interkoneksi sinyal secara signifikan, mengurangi gangguan lintas sinyal (crosstalk), serta meningkatkan efisiensi pelepasan suhu panas.^[8]

Integrasi 3D DRAM

Menghadapi hambatan penskalaan litografi silikon di bawah skala 10 nanometer (masalah keterbatasan kapasitor sel DRAM), DDR6 dirancang dengan dukungan arsitektur 3D DRAM vertikal.^[9] Sel-sel transistor dan kapasitor ditumpuk secara monolitik secara vertikal ke atas dalam lapisan sirkuit terpadu tiga dimensi menggunakan interkoneksi tembaga mikro, melipatgandakan kapasitas memori per keping chip tanpa memperluas ukuran luas fisik cetakan silikon.

Perbandingan evolusi DDR4, DDR5, dan DDR6

Lihat pula

• RAM
• DDR4 SDRAM
• DDR5 SDRAM
• GDDR7 SDRAM
• CAMM2
• Arsitektur memori multi-kanal

Referensi

Pranala luar

• Situs Resmi JEDEC Solid State Technology Association