 Modul UDIMM DDR5-4800 1,1 V berkapasitas 16 GB | |
| Pengembang | JEDEC |
|---|---|
| Jenis | Memori akses acak dinamis sinkron |
| Generasi | Generasi ke-5 |
| Tanggal rilis | 14 Juli 2020 |
| Spesifikasi teknis | |
| Standar kecepatan |
|
| Frekuensi clock bus | 2000–4400 MHz |
| Kedalaman prefetch | 16n |
| Laju transfer data | 3200–8800 MT/s |
| Lebar pita puncak | 25,6–70,4 GB/s |
| Tegangan nominal | 1,1 V (diatur oleh PMIC terintegrasi) |
| Pendahulu | DDR4 SDRAM (2014) |
| Penerus | DDR6 SDRAM |
DDR5 SDRAM (singkatan dari bahasa Inggris: Double Data Rate 5 Synchronous Dynamic Random-Access Memory) adalah standar antarmuka sirkuit terpadu memori akses acak dinamis sinkron generasi kelima yang dipublikasikan secara resmi oleh JEDEC pada 14 Juli 2020 melalui spesifikasi JESD79-5.[1] DDR5 dirancang untuk menggantikan DDR4 SDRAM, menawarkan penggandaan lebar pita puncak (bandwidth), efisiensi daya listrik yang lebih baik, serta kapasitas modul yang jauh lebih padat guna memenuhi kebutuhan komputasi intensif dan sentra data kecerdasan buatan.[2]
Adopsi komersial DDR5 pada platform komputer konsumen dimulai pada akhir 2021 bersamaan dengan peluncuran prosesor Intel Core generasi ke-12 (Alder Lake), dan diperluas secara eksklusif oleh AMD melalui lini prosesor Ryzen 7000 dan Ryzen 9000 pada soket AM5.[3]
Karakteristik dan inovasi arsitektur
DDR5 membawa transformasi struktural terbesar dalam sejarah perkembangan memori jalur DDR, beralih dari sekadar peningkatan frekuensi ke restrukturisasi interkoneksi fisik dan manajemen daya:
Arsitektur subkanal ganda mandiri
Berbeda dari modul DDR generasi terdahulu yang menggunakan satu saluran data 64-bit per keping modul, setiap keping modul DIMM DDR5 dibagi menjadi dua subkanal independen berukuran 32-bit (atau 40-bit pada modul dengan kode koreksi kesalahan/ECC):
- Masing-masing subkanal memiliki bus perintah dan alamat (CA) mandiri.
- Pembagian menjadi dua subkanal 32-bit ini dipadukan dengan penggandaan panjang semburan minimum (burst length) dari 8 (BL8) menjadi 16 (BL16).
- Struktur ini mempertahankan ukuran akses memori 64 bita per operasi (setara dengan ukuran satu baris cache line pada prosesor arsitektur modern), tetapi mengurangi perebutan akses antrean memori, meningkatkan efisiensi efektivitas bus secara drastis.[4]
Pengatur daya terintegrasi (PMIC)
Pada generasi sebelumnya, regulasi voltase memori dilakukan oleh sirkuit pengatur daya di papan induk (motherboard). Pada DDR5, pengatur daya dipindahkan langsung ke papan PCB modul melalui cip sirkuit terpadu manajemen daya (Power Management Integrated Circuit/PMIC):
- Modul komersial konsumen (UDIMM) menerima pasokan daya masukan 5 V dari sistem, yang kemudian diturunkan dan diatur langsung oleh PMIC modul menjadi tegangan kerja nominal 1,1 V (VDD, VDDQ, dan VPP 1,8 V). Modul peladen (RDIMM) menerima pasokan masukan 12 V.[5]
- Penempatan PMIC di atas modul memperpendek jalur distribusi arus listrik, menekan interferensi derau gelombang, dan meningkatkan kestabilan integritas sinyal saat beroperasi pada kecepatan sangat tinggi.
Kode koreksi kesalahan internal (On-die ECC)
DDR5 mengintegrasikan fitur kode koreksi galat langsung di dalam cetakan silikon chip (On-die ECC). Sirkuit ini bertugas mendeteksi dan mengoreksi galat bit tunggal secara otomatis di dalam sel internal sebelum data dialirkan keluar menuju pengontrol memori di prosesor.[6] Fitur ini krusial untuk menjaga reliabilitas operasional mengingat kerapatan mikroskopis transistor fabrikasi litografi mutakhir sangat rentan terhadap fluktuasi muatan listrik statis.
Decision Feedback Equalization (DFE)
Untuk menembus batas frekuensi bus yang tinggi tanpa mengalami degradasi sinyal pantul, DDR5 mengadopsi sirkuit penyamaan umpan balik keputusan (Decision Feedback Equalization/DFE) pada pin antarmuka I/O receiver, menjaga kejernihan diagram mata sinyal kelistrikan saat bekerja di atas 4800 MT/s.
Spesifikasi standar JEDEC
JEDEC menetapkan tingkatan penamaan standar kecepatan dan lebar pita teoritis untuk DDR5:[1]
| Standar chip | Clock bus I/O (MHz) | Laju transfer (MT/s) | Standar modul | Lebar pita puncak teoritis (GB/s) | Latensi CAS standar (CL-tRCD-tRP) |
|---|---|---|---|---|---|
| DDR5-4800 | 2400 | 4800 | PC5-38400 | 38,4 | 40-40-40 |
| DDR5-5200 | 2600 | 5200 | PC5-41600 | 41,6 | 42-42-42 |
| DDR5-5600 | 2800 | 5600 | PC5-44800 | 44,8 | 46-46-46 |
| DDR5-6000 | 3000 | 6000 | PC5-48000 | 48,0 | 48-48-48 |
| DDR5-6400 | 3200 | 6400 | PC5-51200 | 51,2 | 52-52-52 |
| DDR5-7200 | 3600 | 7200 | PC5-57600 | 57,6 | 56-56-56 |
| DDR5-8000 | 4000 | 8000 | PC5-64000 | 64,0 | 60-60-60 |
| DDR5-8800 | 4400 | 8800 | PC5-70400 | 70,4 | 64-64-64 |
Selain profil dasar JEDEC di atas, modul memori performa tinggi untuk keperluan komputasi antusias dan permainan memanfaatkan profil Intel XMP 3.0 dan AMD EXPO (Extended Profiles for Overclocking) guna mengaktifkan frekuensi di atas 6000–8400 MT/s dengan konfigurasi voltase antara 1,35 V hingga 1,45 V.[7]
Perkembangan format modul baru
- CUDIMM dan CSODIMM: Pada akhir 2024, JEDEC memperkenalkan format modul memori tak terdaftar ber-clock (Clocked Unbuffered DIMM / Clocked SO-DIMM). Modul ini menambahkan penggerak clock terintegrasi (Client Clock Driver/CKD) langsung di papan PCB untuk menyangga dan menstabilkan sinyal clock, memungkinkan frekuensi default beroperasi di atas 6400 MT/s hingga menembus batas 9000+ MT/s.[8]
- HUDIMM: Pada tahun 2026, produsen seperti ASRock dan Intel memperkenalkan varian hemat biaya bernama Half Unbuffered DIMM (HUDIMM). Modul ini hanya mengisi satu subkanal 32-bit (mengorbankan separuh kapasitas dan lebar pita modul) sebagai solusi alternatif yang ekonomis bagi sistem PC berspesifikasi anggaran terjangkau.[9]
- MRDIMM (Multi-Ranked Buffered DIMM): Standar memori peladen performa tinggi yang menggabungkan dua peringkat data secara simultan lewat penyangga memori (MDB), melipatgandakan kecepatan transfer hingga di atas 12.800 MT/s pada sistem sentra data skala masal.[10]
Perbandingan dengan DDR4 SDRAM
| Parameter | DDR4 SDRAM | DDR5 SDRAM |
|---|---|---|
| Tahun rilis komersial | 2014 | 2020 |
| Arsitektur saluran bus per DIMM | 1× kanal 64-bit | 2× subkanal 32-bit independen |
| Panjang semburan (Burst length) | 8 (BL8) | 16 (BL16) |
| Regulasi daya listrik | Diatur oleh motherboard | Terintegrasi di PCB modul (PMIC) |
| Tegangan nominal | 1,2 V (plus VPP 2,5 V) | 1,1 V (VDD, VDDQ) |
| Koreksi kesalahan internal | Tidak ada (hanya ECC bus opsional) | On-die ECC (standar di semua chip) |
| Pin DIMM (Desktop) | 288 pin (kontak melengkung) | 288 pin (kontak rata, letak celah beda) |
| Pin SO-DIMM (Laptop) | 260 pin | 262 pin |
| Laju transfer standar JEDEC | 1600–3200 MT/s | 3200–8800 MT/s |
| Kapasitas modul maksimal teoritis | 64 GB (128 GB RDIMM) | 128 GB (hingga 512 GB RDIMM) |
Lihat pula
Referensi
- 1 2 "JEDEC Publishes New DDR5 SDRAM Standard". JEDEC Solid State Technology Association (dalam bahasa Inggris). 2020-07-14. Diakses tanggal 2026-09-24.
- ↑ Smith, Ryan (2020-07-14). "DDR5 Memory Specification Released: Setting the Stage for DDR5-6400 and Beyond". AnandTech (dalam bahasa Inggris). Diakses tanggal 2026-09-24.
- ↑ "Mengenal Arsitektur DDR5: Lompatan Teknologi RAM Modern". Jagat Review. 2021-11-08. Diakses tanggal 2026-09-24.
- ↑ "Introducing Micron DDR5 SDRAM: More Than a Generational Update" (dalam bahasa Inggris). Micron Technology. 2021-10-01. Diakses tanggal 2026-09-24.
- ↑ "DDR5 PMIC: Mengapa Pengaturan Daya RAM Kini Ada di Keping Memori". detikinet. 2021-11-15. Diakses tanggal 2026-09-24.
- ↑ JESD79-5: DDR5 SDRAM Standard (Laporan teknis) (dalam bahasa Inggris). JEDEC. 2020-07-01.
- ↑ "Memahami AMD EXPO dan Intel XMP 3.0 pada Memori DDR5". Kompas Tekno. 2022-10-05. Diakses tanggal 2026-09-24.
- ↑ "What is a CUDIMM / CSODIMM?". Kingston Technology (dalam bahasa Inggris). Diakses tanggal 2026-09-24.
- ↑ "ASRock Develops HUDIMM Memory Standard: DDR5 with Just One Sub-channel". TechPowerUp (dalam bahasa Inggris). 2026-08-18. Diakses tanggal 2026-09-24.
- ↑ Sharma, Shyam (2026-06-09). "DDR5 MRDIMM: A Transformational Evolution for DDR5 DIMM". Cadence Blogs (dalam bahasa Inggris). Diakses tanggal 2026-09-24.