Proses 10 nm

Dalam fabrikasi semikonduktor, International Technology Roadmap for Semiconductors (ITRS) mendefinisikan " proses 10 nanometer " sebagai simpul teknologi MOSFET yang mengikuti simpul "14 nm".

Setidaknya sejak tahun 1997, "node proses" diberi nama semata-mata atas dasar pemasaran, dan tidak ada hubungannya dengan dimensi pada sirkuit terpadu; baik panjang gerbang, jarak logam, atau jarak gerbang pada perangkat "10nm" adalah sepuluh nanometer. Misalnya, proses " 7 nm " GlobalFoundries secara dimensi mirip dengan proses "10 nm" Intel. Proses "10 nm" TSMC dan Samsung berada di antara proses "14 nm" dan "10 nm" Intel dalam kepadatan transistor . Kepadatan transistor (jumlah transistor per milimeter persegi) lebih penting daripada ukuran transistor, karena transistor yang lebih kecil tidak lagi berarti peningkatan kinerja, atau peningkatan jumlah transistor.^[1]^[2]^[3]^[4]^[5]^[6]^[7]^[8]

Semua proses produksi "10 nm" didasarkan pada teknologi FinFET (fin field-effect transistor), sejenis teknologi MOSFET multi-gerbang yang merupakan evolusi non-planar dari teknologi CMOS silikon planar. Samsung pertama kali memulai produksi chip "kelas 10 nm" pada tahun 2013 untuk chip memori flash multi-level cell (MLC), diikuti oleh SoC mereka yang menggunakan proses 10 nm pada tahun 2016. TSMC memulai produksi komersial chip "10 nm" pada tahun 2016, dan Intel kemudian memulai produksi chip "10 nm" pada tahun 2018.

Node proses

Foundry

	Aturan Dasar Perangkat Logika ITRS (2015)		Samsung					TSMC	Intel
Nama proses	16/14 nm	11/10 nm	10LPE (10 nm)	10LPP (10 nm)	8LPP (8 nm)	8LPU (8 nm)	8LPA (8 nm)	10FF (10 nm)	10 nm^[9]	10 nm SF (10 nm)^[a]
Kepadatan transistor (MTr / mm²)	Tidak diketahui	Tidak diketahui	51.82^[8]		61.18^[8]		?	52.51^[11]	100.76^[12]^[b]
Transistor gate pitch (nm)	70	48	68		64		?	66	54
Interconnect pitch (nm)	56	36	51		?		?	44	36
Transistor fin pitch (nm)	42	36	42		42		?	36	34
Transistor fin height (nm)	42	42	49		?		?	42	53
Production year	2015	2017	2017 production^[8]	2017 production^[8]	2018 production	2019 production	2021 production	2016 risk production^[6] 2017 production^[6]	2018 production (Cannon Lake)^[14]	2020 production (Tiger Lake)^[15]

↑ For 10nm ESF renamed Intel 7, see 7 nm^[10]^{[diperdebatkan – diskusikan]}
↑ Intel uses this formula:^[13] N o . T r a n s i s t o r s / m m 2 = 0.6 ⋅ N A N D 2 T r C o u n t N A N D 2 C e l l A r e a + 0.4 ⋅ S c a n F l i p F l o p T r C o u n t S c a n F l i p F l o p C e l l A r e a {\displaystyle {\rm {No.\ Transistors/mm^{2}=0.6\cdot {\frac {\rm {NAND2\ Tr\ Count}}{\rm {NAND2\ Cell\ Area}}}+0.4\cdot {\frac {\rm {Scan\ Flip\ Flop\ Tr\ Count}}{\rm {Scan\ Flip\ Flop\ Cell\ Area}}}}}} ${\rm {No.\ Transistors/mm^{2}=0.6\cdot {\frac {\rm {NAND2\ Tr\ Count}}{\rm {NAND2\ Cell\ Area}}}+0.4\cdot {\frac {\rm {Scan\ Flip\ Flop\ Tr\ Count}}{\rm {Scan\ Flip\ Flop\ Cell\ Area}}}}}$